Performances VS Reliability: how to exploit Approximate Computing for Safety-Critical applications

International audienceApproximate Computing (AxC) paradigm aims at designing energy-efficient systems, saving computational resources , and presenting better execution times. AxC aims to selectively violate the specifications, trading accuracy off for efficiency. It has been demonstrated in the literature the effectiveness of imprecise computation for both software and hardware components implementing inexact algorithms, showing an inherent resiliency to errors. On the other hand, the hidden cost of AxC is the reduction on the inherent resiliency to errors of an application. This paper aims at analyzing the impact of AxC on the reliability

Quatre figurines en terre blanche découvertes en contexte funéraire à Saint-Memmie (Marne)

La mise au jour d’une zone à vocation funéraire du Haut-Empire sur la commune de Saint-Memmie (Marne) est à l’origine de la découverte de plusieurs pièces inédites issues du mobilier funéraire, dont un lot de quatre figurines en terre blanche accompagnant le corps d’un défunt immature vraisemblablement inhumé au cours du IIIe siècle de notre ère.Several pieces of original grave goods have been excavated in a High Empire burial zone on the municipality of Saint-Memmie (Marne). They include a set of four white clay figurines buried with the body of a young man, probably during the 3rd century.Bei der Freilegung eines Grabareals auf dem Gebiet der Gemeinde Saint-Memmie (Departement Marne) kamen unter den Grabbeigaben mehrere bisher unbekannte Figurinen zutage, darunter vier aus weißem Ton, die den Körper eines wahrscheinlich im Laufe des 3. Jh. u. Z. bestatteten sub-adulten Individuums begleiteten

Quatre figurines en terre blanche découvertes en contexte funéraire à Saint-Memmie (Marne)

La mise au jour d’une zone à vocation funéraire du Haut-Empire sur la commune de Saint-Memmie (Marne) est à l’origine de la découverte de plusieurs pièces inédites issues du mobilier funéraire, dont un lot de quatre figurines en terre blanche accompagnant le corps d’un défunt immature vraisemblablement inhumé au cours du IIIe siècle de notre ère.Several pieces of original grave goods have been excavated in a High Empire burial zone on the municipality of Saint-Memmie (Marne). They include a set of four white clay figurines buried with the body of a young man, probably during the 3rd century.Bei der Freilegung eines Grabareals auf dem Gebiet der Gemeinde Saint-Memmie (Departement Marne) kamen unter den Grabbeigaben mehrere bisher unbekannte Figurinen zutage, darunter vier aus weißem Ton, die den Körper eines wahrscheinlich im Laufe des 3. Jh. u. Z. bestatteten sub-adulten Individuums begleiteten

Évaluation des effets des neutrons atmosphériques sur l'électronique embarqué en avionique et recherche de solutions de durcissement

Cette thèse s intéresse aux effets des particules présentent naturellement dans l atmosphère. L'étude se focalise principalement sur l'impact des neutrons sur des composants électroniques fortement intégrés. La première partie détaille l'environnement radiatif naturel ainsi que les moyens de tests existants. Les technique de test sous faisceau laser sont mise en avant. La seconde partie s intéresse au développement d'une plateforme de test de mémoires à base de FPGA programmée en VHDL. Les conceptions matérielle et logicielle sont explicitées. Une plateforme de test pour microprocesseur est également présentée. La dernière partie traite de l'évaluation de la sensibilité d'une mémoire SRAM bulk 90 nm sous faisceau laser 1064 nm. Le décodage de son plan mémoire est effectué et des solutions de durcissement sont suggéréesThis thesis highlights the effects of natural atmospheric particles. The study mainly focuses on the neutrons impact on highly integrated electronic component. The first part deals with the natural radiative environment and the tests facility. Laser beams facilities are point out. The second part explains the devlopment of a memory test platform which is based on a FPGA and programmed with VHDL. Hardware and software designs are detailed. A microprocessor test platform is presented too. The last part deals with the sensibility evaluation of a 90 nm bulk SRAM memory under a 1064 nm laser. The descrambling of the memory is explained and hardening solutions are proposedBORDEAUX1-Bib.electronique (335229901) / SudocSudocFranceF

Interaction laser-silicium et transport fibré pour le test de circuits intégrés par stimulation photoélectrique non-linéaire

Cette thèse est consacrée à l étude des mécanismes d interaction laser-matière en régime femtoseconde pour l analyse de circuits intégrés par stimulation photoélectrique non-linéaire. Cette technique permet d accroitre la résolution pour répondre à la miniaturisation des composants électroniques. Les milieux étudiés dans ce travail sont plus particulièrement le silicium, matériau constitutif des circuits intégrés, et la silice pour le transport des impulsions laser dans une fibre optique. En effet, l émergence de cette technique d analyse en milieu industriel requiert l utilisation de systèmes compacts, fiables et sécuritaires. Les simulations réalisées montrent la génération de charges dans le silicium et la propagation des impulsions dans des fibres photoniques à cœur creux identifiées pour limiter les effets non-linéaires. Des expérimentations sur composants permettent de les confronter aux simulations et de valider l utilisation de ce type de fibres.Enfin, ce travail a permis de déterminer les paramètres optiques et laser essentiels ainsi que les technologies compatibles avec les contraintes industrielles en analyse de circuits intégrés.This thesis is dedicated to the study of laser-matter interaction mechanisms in femtosecond regime for the analysis of integrated circuits by nonlinear photoelectric laser stimulation. This technique improves the resolution in order to deal with the miniaturization of electronic components. The materials studied in this work are silicon, a major chemical component in semiconductor electronics, and silica used for transporting laser pulses in optical fibers. Indeed, the emergence of this analysis technique in industrial environments needs the use of compact, reliable and safe systems. The performed simulations show charge generation in silicon and propagation of pulses in photonic fibers identified for limiting nonlinear effects. Some experiments on components allow a comparison with simulations and validation of the use of this type of fibers. Finally, this work was able to identify key optical and laser parameters along with technologies compatible with industrial constraints in integrated circuit analysis.BORDEAUX1-Bib.electronique (335229901) / SudocSudocFranceF

Nouvelles méthodes d'imagerie haute résolution pour l'analyse des composants nanoélectroniques

-Utilisation de l interaction non-linéaire entre des impulsions laser (proche infrarouge) ultracourtes et le silicium, en mode d absorption multiphotonique ou de génération d harmoniques optiques, pour la stimulation et le test photo-électrique. - Développement des méthodes d imagerie statique et dynamique pour l analyse de défaillance en appliquant les techniques d optique femtoseconde sur circuits intégrés. - Modélisation de l interaction laser-silicium avec la méthode FDTD (Rsoft).Using the nonlinear interaction between ultra-short laser pulses ( ~ 0.8 m to1.3 m) and silicon, with multi-photon absorption or optical harmonic generation, to achieve photoelectric stimulation and testing. Development of imaging methods for static and dynamic failure analysis techniques using femtosecond laser (TOBIC, 2pLADA) on integrated circuits.BORDEAUX1-Bib.electronique (335229901) / SudocSudocFranceF

Microprocessor error diagnosis by trace monitoring under laser testing

This work explores the diagnosis capabilities of the enriched information provided by microprocessors trace subsystem combined with laser fault injection. Laser fault injection campaigns with delimited architectural regions have been accomplished on an ARM Cortex-A9 device. Experimental results demonstrate the capability of the presented technique to provide additional information of the various error mechanisms that can happen in a microprocessor. A comparison with radiation campaigns presented in previous work is also discussed, showing that laser fault injection results are in good agreement with neutron and proton radiation results

Développement d'un outil de prédiction du comportement d'un circuit intégré sous impact laser en technologie CMOS

Ce travail porte sur l analyse et l étude du comportement de circuits intégrés en technologie CMOS soumis à un impact laser. Une méthodologie d implémentation d un impact laser a été développée et améliorée. Ainsi, elle est applicable à n importe quelle description électrique d un circuit CMOS, qu il soit digital ou analogique. Ce procédé est conçu pour permettre aux concepteurs de circuits intégrés pouvant être soumis à des attaques laser, de tester leur circuit en simulation avant leur fabrication et de démontrer leur robustesse.Notre étude s est focalisée sur le développement d un outil de simulation intégrant un modèle électrique de l impact laser sur les transistors MOS afin de reproduire de façon qualitative le comportement du circuit face à un impact laser (attaque semi-invasive en face arrière du circuit), et ce quelques soient ses propriétés physiques.Une première partie d état de l art est consacrée à la synthèse des différentes attaques sur circuits sécurisées que l on peut rencontrer dans le domaine de la microélectronique, telles que les attaques semi-invasives, non invasives ou invasives par exemple. Une seconde partie théorique dédiée à l interaction laser-silicium au niveau physique nous permet d étudier les différents acteurs mis en jeu (propriétés physiques du laser puissance, diamètre et profil du faisceau), avant de les importer comme paramètres dans le domaine électrique.Cette étude se poursuit alors par l élaboration d un modèle électrique et d une méthodologie de simulation dont le but est de permettre de reproduire le comportement de n importe quel circuit impacté par un laser. Le flot de modélisation passe ainsi en revue l ensemble des paramètres contrôlables en entrée, qu il s agisse des propriétés physiques du laser, traduites dans le domaine électrique, ou encore de la réalité géométrique du circuit impacté, quel que soit sa complexité. Par ailleurs, la flexibilité de cette approche permet de s adapter à toute évolution du modèle de l impact laser en lui-même. Il est ainsi possible de simuler un impact intégrant ou non tout ou partie des phénomènes parasites déclenchés par le photocourant. Enfin, il couvre aussi bien des analyses de comportement dans le domaine statique, que dans celui temporel, où la durée d impulsion du laser prend toute son importance.Afin de démontrer la cohérence de cette méthodologie face à nos attentes théoriques, le comportement de transistors NMOS, PMOS et un inverseur CMOS ont été étudiés au niveau simulation. Cette étude préliminaire nous a permis de calibrer et de valider notre modèle et sa méthodologie d utilisation avec la théorie attendue: création d un photocourant proportionnel au potentiel appliqué sur la jonction de drain et couplé au potentiel photoélectrique ainsi qu à la surface impactée, déclenchement des bipolaires parasites latéraux, etc . L analyse sur un inverseur CMOS bufférisé ou non nous donne encore plus d informations quant aux analyses dynamiques ou statiques : un impact sur un état statique (0 ou 1) ne peut entraîner que des fautes fonctionnelles, alors qu un impact sur une transition ralentit ou accélère le signal en sortie, au risque de générer une faute fonctionnelle.Enfin, l étude de différents circuits complexes sur silicium face à plusieurs types de faisceau laser nous a permis de confronter notre méthodologie à la mesure. Une chaîne d inverseurs, une bascule de type D, et un circuit de verrouillage ont ainsi été impactés. Les résultats observés en simulation sont cohérents avec la mesure, notamment du point de vue comportemental et fonctionnel.This present work deals with the analysis and study of the integrated circuits behavior in CMOS technology under laser injection. An implementation methodology of a laser impact has been developed and optimized. The study has been focused on the development of a simulation tool integrating an electrical model of a laser impact on MOS transistor. This allows to reproduce in a qualitative way the behavior of a circuit under laser impact (semi-invasive attack on rear face of the circuit), whatever the physical properties of the laser.A preliminary study allowed us to calibrate a new electrical model and its use methodology based on the expected theory: photocurrent creation proportional to the applied potential on the drain junction and linked to the photoelectrical potential with the impacted area; triggering of the lateral parasitic bipolar transistors.The analysis of different complex circuits on silicon under different kind of laser beam allowed us also to validate the developed tool and its implementation methodology: it will help designers to prevent or predict such behavior of their circuits under laser attack, allowing them to find solutions of countermeasures and thus making their integrated circuits more robust in critical applications.BORDEAUX1-Bib.electronique (335229901) / SudocSudocFranceF

Contribution à l'étude de la fiabilité des technologies avancées en environnement radiatif atmosphérique et spatial par des méthodes optiques

Ce travail présente la mise en œuvre du test par faisceau laser TPA pour l étude de la sensibilité au phénomène SEB dans les diodes schottky en carbure de silicium. Le contexte de l étude est décrit par un état de l art du SEB sur les MOSFETs et Diodes en Silicium et en carbure de silicium. Une étude technologique et structurelle des composants en SiC a permis de dégager les avantages du SiC par rapport au Si conventionnel et a permis d analyser les dégâts causés par le faisceau TPA. L utilisation du montage expérimental sur la plateforme ATLAS dédié spécifiquement au test de matériaux à grand gap a permis de mettre en place une méthodologie de test sur des diodes schottky en SiC. L efficacité de cette méthodologie est prouvée par l obtention de résultats expérimentaux très originaux. La susceptibilité au SEB induit par la technique laser TPA a été démontrée. Les mesures SOA ont permis d évaluer la robustesse des diodes schottky SiC face aux événements singuliers. Une modélisation analytique a été menée afin de comprendre la cause du mécanisme du SEB et la localisation des défauts induits par le faisceau TPA.This work presents the implementation of the TPA laser beam testing to study the SEB phenomenon in silicon carbide Schottky diodes. The context of the study is described by a state of the art of SEB on Si and SiC MOSFETs and Diodes. Technological and structural study of SiC components has identified the benefits of SiC compared to conventional Si and permits to analyze the damage caused by the TPA beam. Using the experimental setup of the ATLAS platform dedicated specifically to test large gap materials has set up a test methodology on SiC Schottky diodes. The effectiveness of this methodology is demonstrated by obtaining original experimental results. Susceptibility to SEB induced by TPA laser technique has been demonstrated. SOA measurements were used to assess the robustness of SiC Schottky diodes to single event effects.An analytical modeling was conducted to understand the cause of the SEB mechanism and the location of defects induced by the TPA beam.BORDEAUX1-Bib.electronique (335229901) / SudocSudocFranceF

Impact of Complex-Logic Cell Layout on the Single-Event Transient Sensitivity

International audienceThe design methodology based on standard cells is widely used in a broad range of VLSI applications. Further, several optimization algorithms can be employed to address different constraints such as power consumption or reliability. This work evaluates the implications of the usage of complex-logic cells from a 45 nm Standard-Cell library to the Single-Event Transient sensitivity under heavy ions. Results show that even though a reduction in the layout area is obtained when adopting complex-logic gates, a slight reduction in the total sensitive area of the circuit is observed. Moreover, the effectiveness of logical masking can be suppressed, leading to a higher SET cross-section